Entrar Criar conta

O porto seguro das suas leituras. Indie, brasileiro e construído com carinho por leitoras e leitores.

Como funciona Populares Suporte

© 2026 TRAPICHE

Termos Privacidade

AUSTRIAN ARMY IN THE CAMPAIGN OF 1866, THE, de Stuart Sutherland · Trapiche

Trapiche/Livros/Stuart Sutherland/AUSTRIAN ARMY IN THE CAMPAIGN OF 1866, THE

Capa de AUSTRIAN ARMY IN THE CAMPAIGN OF 1866, THE

AUSTRIAN ARMY IN THE CAMPAIGN OF 1866, THE

Organisation, Uniforms, tactics, Commanders, Unit Histories

por Stuart Sutherland

248 páginas·Inglês·Helion and Co.·2008

Avaliações

O que os leitores acham

Ninguém avaliou esse livro ainda

Entre na sua conta e seja a primeira pessoa a avaliar.

Trechos que ficaram

Citações

Para ler

Onde encontrar

AmazonNovo, e-book e Kindle
Estante VirtualUsados em sebos
Google Play LivrosE-book e audiolivro

Links de busca por ISBN ou título. O Trapiche não vende livros.

Ficha técnica

Esta edição

Editora: Helion and Co.
Publicação: 2008
Páginas: 248
Idioma: Inglês
ISBN-13: 9781906033101
ISBN-10: 1906033102

Via Open Library · atualizado agora

Dados errados? Avise a gente

Mesmo autor

Mais de Stuart Sutherland

Capa de SystemVerilog for Design

SystemVerilog for Design

Capa de Verilog-2001

Capa de Irrationality

Capa de The Verilog PLI handbook

The Verilog PLI handbook

Capa de Breakdown

Capa de RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design

RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design

Capa de Verilog and SystemVerilog Gotchas

Verilog and SystemVerilog Gotchas

Capa de Systemverilog for Design Second Edition

Systemverilog for Design Second Edition

Capa de The Organization Of The German State Forces In 1866

The Organization Of The German State Forces In 1866

Capa de Irracionalidad Enemigo Interior

Irracionalidad Enemigo Interior

Leituras vizinhas

Quem leu esse, leu também

Capa de Irrationality

Stuart Sutherland

Capa de RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design

RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design

Stuart Sutherland

Capa de Verilog and SystemVerilog Gotchas

Verilog and SystemVerilog Gotchas

Stuart Sutherland

Capa de The Verilog PLI handbook

The Verilog PLI handbook

Stuart Sutherland

Capa de SystemVerilog for Design

SystemVerilog for Design

Stuart Sutherland

Capa de Verilog-2001

Stuart Sutherland